ELECTRONIC TECHNOLOGY 1999-5, PP. 56-59

A semiconductor package, Copperstrap<sup>TM</sup> holding a semiconductor chip is introduced as a noble package capable of decreasing an entire thermal resistance thereof. Copperstrap<sup>TM</sup> shown in Figs. 3(a) and 3(b) utilizes a copper plate in place of a conventional wire-bonding method.

THIS PAGE BLANK (USPTO)



# SO-8に封入した 新MOSFET チップセット

~ モバイルPCもデスクトップPC並みの性能を実現 ~

▶インターナショナル・レクティファイアー・ジャバン 高村 信博

# マーケットニーズの 定義

今日のパーソナルコンピュータの技術革新は非常に激しく、高性能のニーズになっている。このため、システムデザインは複雑で短時間の開発に対応している。特に、マイクロプロセッサのクロック周波数は、もはや300MHzを超えて、低電圧となり、さらに、機能は追加され、チップ内に統合される。このため、パワーの消費は確実に増加している。図1にマイクロプロセッサの要求パワー推移を示す。これにより、


パワーシステムエンジニアは、限られたPC内でこのパワーを放散するという新しい取組みが必要になってきた。ユーザーの要求は、デスクトップでの高速マイクロプロセッサ技術にて実現した環境を即座にモーバイルPCにも実現してほしいということである。

モパイルPCのサイズが小さくなれば、設計者の関心事は放熱、効率、熱管理、パッテリ寿命となる。これらのトレンドと設計の限界は、インテル社が発行する"モパイルパワーガイドライン2000"からくるものである。昨年発表されたインテル社ガイドライン・ロ

の一部を以下に、要約すると、

- ・要求パワーの増加:モバイルコンピュータの放熱は1994から1997までに190%増加し、さらに増加し続けで終いる。この電力消費は、機能をフル装備したモバイルPCの放熱レベルを押し上げている。
- ・熱的限界:パソコンのパワー消費は\*\* 増加しても、モバイル PCの表面温 度には、これまでと同様に26W 程度 との制限がある。
- ・バッテリ寿命:デスクトップ並の性 能装備に加えて、携帯パソコンのユ ーザーは長寿命を要求する。高性能 と低パワーの要求には最適のソフト ウェア、ハードウェアのシステムが 必要である。

次世代品 PCでは、電源は最悪の条件で、21V入力/1.3V出力@15Amaxが必要とされるであろう。本ニーズを満足するため、パワー半導体メーカーは、限られたデバイス外形でさらに高性能製品を完成させる必要がでてくる。



◎表 1 MOSFET セル技術 "ツールボックス" 一覧

セル構造	セル密度*	. 線幅
	(平方インチ当り)	
プレーナセル	7 M	4.6ミクロン
プレーナストライプ	13M	2.6ミクロン
ラテラル	7 M	1.0ミクロン
トレンチセル	112M	0.6ミクロン
トレンチストライプ	292M	0.4ミクロン

\* 実現可能密度


# CPU 用電源に画期的 パワーMOSFET チップセットを開発

当社では、DC/DCコンバータのニ ーズにマッチしたパワー半導体を業界 に先駆けて開発している。半導体チッ プのみならず、トータルソリューショ ンとして取り組んでおり、98年7月に、 インテル社の Pentium ® II(266MHz ~400MHz) 用電源に見合う新チップ セットIRF7807・IRF7805を発表し た\*2)。電源仕様は10-21Vin/1.6Vout @10Amaxであり、同期整流回路に最適 化した商品である。

# これからのマイクロプ ロセッサのパワー要求 に対応した製品

しかし、今後のモバイルPCのマイ クロプロセッサは、400MHz以上の周 波数となり、動作電源は、21以 / 1.3Vout@15Amaxと、低電圧·高電流化 が進み、さらに進化したDC/DCコン バータが必要になる。低電圧を実現す るには、コントロール側 (Q1) のオ ン時間を短くし、同期側(Q 2)のオ ン時間を長くするため、Q2には低オ ン抵抗が必要である。もちろん、これ はオン時間とオン状態の放熱ロスによ り決まる。Q1は、一方、短時間のデ ューティサイクルに影響される。ロス は、スイッチングによるものが増え、

◎図2 同期整流回路要求スペック



#### コントロールFET (Q1)

- 耐圧 30V
- 低オン抵抗
- 低ゲート容置 Q≠,Q≠2, Q...最適化
- R. < 20

#### 同期FET (Q 2)

- 耐圧 30V
- 低オン抵抗
- 貧通電流阻止。Q₅,Q₅,
- Q.s.最適化
- R<sub>e</sub> < 2 Ω

低ゲート容量 (Qg) の必要がでてく る。また、負荷電流が15Amxに増える と、同時に低オン抵抗への性能改善も 求められる。

要求されるスペックを図2に示す。 当社は、チップ開発、パッケージ開 発を通して、新トレンドに対応した新 パワーMOSFETを開発した。以下に その概要を紹介する。


次世代パワー半導体を開発するに際 し、当社の持つチップ技術群(当社で・ はこれを"ツールボックス"と呼ぶ) を駆使した。すなわち、各技術群の中 からそれぞれの用途に最適の技術を用 いて製品化するのである。Q2には、 チップのオン抵抗を低減できるトレン チストライプ技術を、Q1にはオン抵 抗およびQgが低くできるプレーナス トライプ技術を用いた。表1に当社の 持つ"ツールボックス"一覧を示す。 表中、セル密度は、今後実現の可能性 を含めた値と<u>なっている</u>。

さらに、パッケージの低オン抵抗、 全熱抵抗の減少を可能にするため、 CopperStrap™の接続方法を開発した。

図3にその断面図を示す。

## (1) 同期側 Q 2への適用

従来のSO-8パッケージでの放熱で は、部品点数が同じである以上は所望 された効率は確保できない。上記説明 のように、トレンチFET技術で低オン 抵抗デバイスが実現した。特性は、 SO-8にてオン抵抗 6 m Ω ティピカル (Vgs = 4.5V時) と、従来に比べ約 60%の低減(当社比)が実現した。こ れは、ゲート電圧4.5Vの条件下では、 現存するパワーMOSの中で業界一の 性能となっている。高性能は新 CopperStrap™パッケージにより実現し た。従来のSO-8ワイヤボンド方式に代 えて、銅板を利用した方式にて、シリ コン活性領域へのパワー部接続を大幅 に改善したものである。図2の左側3 本はソースである。もう1本はゲート であるが、小信号のため、ここにはワ イヤボンドが残る。ソース部導通面積 は、極端に増え、全体の抵抗分を押し 下げる。パッケージ抵抗分は、約1.7m Ω改善され、本用途の目的に沿うよう 低オン抵抗を実現した。



(b) モールドなしのCopperStrap™

●表2 IRF7809とIRF7811のスペック

パラメータ	IRF7809	IRF7811
技術	トレンチストライプ	ブレーナストライブ
Vds	30V	30V
Rds(On)++exx	6 m Ω	9 m Ω
Qg+,ear	63nC	18.2nC
Qsw+rea	16.2nC	5.8nC
R openses.	20°C/W	20°C/W
Rejumenes	35°C/W	35 C / W

Qsw=Qgs2+Qgd ただし、Qgs2はゲート -ソースしきい値後のゲート容量

IRF7809のもう1つのポイントは、 同一パッケージで放熱が容易になった 事である。 Røjdrain と Rθojsource の改善 で、ジャンクションーリード間の熱抵 抗RoHeaは、10-20%低減された。これ は、600MHzプロセッサを使用する際 の重要な要素となる。

### (2) コントロール側Q1への適用

Q1には、前回のチップセットを、 より改善したプレーナストライプ技術、 デサインルールを用いており、低オン 抵抗を実現し、さらに、Qgを大幅に 減らした。IRF7809と同様に CopperStrap™を用いており、結果と して予想以上のデバイス特性が実現で きた。IRF7811にて製品化され、特性 はR<sub>ds (on)</sub> 9 m Ω Q<sub>sw</sub> 5.8nCとゲート容 量パラメータが特に優れている。

これらの新商品の概略のスペックを 表2に示す。


# 放熱の結果

新CopperStrap™技術は前述の通り、 熱抵抗を低減する。熱効率の改善は以 下の図4の通り、全負荷時のサーマル イメージデータの比較でみられる。


図4aと図4bにSO-8パッケージの 3個所の温度を示す。ケース部 (スポ ット1&2), ドレイン部 (スポット 4) およびソース部 (スポット3) で ある。

CopperStrap™方式では、従来のワ イヤボンド方式に比べてソース部への 熱伝達が改善されている。図中のサー マルイメージでSO-8パッケージのリー ド部からの熱伝達の比率を示す。従来: のワイヤボンド方式で、熱は陰影部に て示すようにドレイン部のみから主に 逃げているが、新方式は、パッケージ<sup>デジ</sup> の両サイドから均等に放熱している。 この図は、ジャンクション温度が同一心 の場合、CopperStrap™方式は低熱抵し 抗のため、ソース部に対してさらに 10℃までの熱を伝達できる余裕がある。 事を示す。一般に、Q2は、実効電流 が高く、ソース部をグランドプレート に付けて放熱する設計にしているが、

#### 回路中のIRF7811の熱データ



(a) IRF7811チップCopperStrap™方式



(b) IRF7811 チップ 標準ワイヤボンド方式

本方式では、放熱設計がずっと容易になる。


# インサーキットテス トにおける効率

インサーキットでの効率は最大の関心事である。本用途における効率を示す。ここには、2つのインプット電圧入力条件(バッテリー:14V、アダプタ:21V)で示す。電圧条件が変われば、FETへのデューティサイクルが変わり、全体効率に影響してくる。この事は、逆に、FETが最適化されていれば、条件が変わっても、全体の効率へは影響しにくい事を意味する。図5aと図5bに次世代プロセッサが要求する動作条件下の効率結果を示す。

インサーキットテストでは、当社と 競合メーカーの素子を比較した。当社 のチップセット(IRF7809,IRF7811) は、負荷が増加していっても効率の低 減が少なく、競合品のデバイスより有 利である。

競合品でもっとも高効率を実現する 組み合わせは、3個の素子を用いる事 である。例えば、Q1に1個 (FDS6680)、Q2に2個(FDS6680)の FETを並列に組む。この場合でも、負 荷が大きい場合には、Q2にIRF7809 を1個使った方が効率は2%程良くなった。3個並べる方式には、部品点数 増加、ボードスペース確保、ゲート容 量増加、時には、コストアップとなる。 競合品2個の組合わせ (Q1: FDS6680,Q2:FDS6670A)との比較 では、全負荷時には、4.5%程度の効 率の差が見られた。

結果的に新シリコン技術と新パッケージ技術を融合する事で、SO-8パッケージにて大量の熱の取扱いができる製品が誕生した。デスクトップで要求さ



れる電流 (15A) がモバイルPCにても 実現するのである。なお、新チップの 量産開始は、99年6月を予定してい る。

#### ٠Ł

当社のソリューションは単にスペックに見合う製品を提供する事にとどもらず、プロセッサメーカーやPCメーカーとのコミュニケーションを通じて、戦略的関係を築き上げる事である。また設計ニーズを把握し、ソリューションは、大世代ノートブックPC電源の設計の基盤になっていくと考える。

#### 【参考文献】

- 1) モバイルパワーガイドライン 2000\_Revision 1.0 (1998年12月11日) インテル社
- 2) 高村:電子技術8月号1998年 Vol 40, No10 携帯用コンピュータ D/D コンバータ向けの高効率パワー MOSFET
- \* Pentium®はインテル社、CopperStrap™はイン ターナショナル・レクティファイアー社の商標 登録です。
- ●たかむらのぶひろ インターナショナル・レクティファ イアー・ジャパン㈱ (旧社名:アイアールファーイースト㈱)

企画室室長代理